改良式布斯乘法器(Modified Booth Multiplier)，又稱為Radix-4布斯乘法器(Radix-4 Booth Multiplier) 在1961年被提出，此乘法器主要目標為減少部分積的數量來達到乘法速度的提升，然而卻產生功率消耗太高的缺點，因此在此發明中，我們提出了一種低功率條件式閘控解碼器應用於布斯乘法器上，藉由使用布斯編碼的特性，本發明能夠減少一些解碼器中不需要的轉態次數。 因此，解碼器的功率消耗可有效的降低，進而減少布斯乘法器的功率消耗，且保留了布斯乘法器的高效能優點。